Webbläsaren som du använder stöds inte av denna webbplats. Alla versioner av Internet Explorer stöds inte längre, av oss eller Microsoft (läs mer här: * https://www.microsoft.com/en-us/microsoft-365/windows/end-of-ie-support).

Var god och använd en modern webbläsare för att ta del av denna webbplats, som t.ex. nyaste versioner av Edge, Chrome, Firefox eller Safari osv.

Test Scheduling and Test Access Optimization for Core-Based 3D Stacked ICs with Through-Silicon Vias: poster

Författare

Publiceringsår

2011

Språk

Engelska

Publikation/Tidskrift/Serie

European Test Symposium (ETS11), Trondheim, Norway, May 23-27, 2011., 2011

Dokumenttyp

Konferensbidrag

Ämne

  • Electrical Engineering, Electronic Engineering, Information Engineering

Conference name

IEEE European Test Symposium (ETS), 2011

Conference date

2011-05-23 - 2011-05-27

Conference place

Trondheim, Norway

Status

Published

Forskningsgrupp

  • Digital ASIC