InAs Nanowire Devices and Circuits
Författare
Summary, in Swedish
Sedan introduktionen av transistorn och den integrerade kretsen har teknologin inom halvledarindustrin utvecklats i en mycket hög takt. Genom att bygga allt mindre och snabbare transistorer har en exponentiell förbättring av prestanda bibehållits sedan 1960-talet, ett fenomen känt som Moores Lag. Fram tills nyligen har utvecklingen mot högre prestanda och fler transistorer per chip framförallt drivits genom att minska storleken på transistorerna. I dagsläget är det inte ovanligt med miljardtals transistorer per chip och varje transistor är i storleksordningen av tiotals nanometer, motsvarande ett par hundra atomer eller en tiotusendel av tjockleken av ett hårstrå.
Närmast totalt dominerande inom industrin är att bygga transistorer av halvledarmaterialet kisel. En halvledare är ett material som vanligtvis är en ganska dålig ledare, men vars ledningsförmåga relativt enkelt kan regleras. Detta fenomen används i en transistor som enkelt kan beskrivas som ett spänningsstyrt motstånd. Transistorer kan användas exempelvis för att förstärka elektriska signaler eller till att bygga logiska grindar, som kan användas för beräkningar i datorer.
Att bygga transistorer med hjälp av nanotrådar introducerar en mängd fördelar jämfört med traditionell transistorteknologi. Istället för kisel används indiumarsenid (InAs) som är ett halvledarmaterial som tillåter mycket högre elektronhastigheter än kisel, vilket innebär en förbättrad prestanda. Till skillnad från tradionell transistorteknologi som är orienterad i ett plan, står nanotrådstransistorerna upp i en 3D-struktur och tillverkas nedifrån och upp, lager för lager. Detta innebär att den tillgängliga ytan kan användas mer effektivt. Eftersom trådarna är helt omslutna med kontakter kan strömflödet kontrolleras mer effektivt, vilket är en förbättring jämfört med planära transistor. Tillsammans förväntas dessa innovationer uppnå en prestanda i terahertz-området.
I detta arbete presenteras simuleringar av nanotrådstransistorer där strukturen för transistorn optimeras och den förväntade prestandan uppskattas. Prestandan jämförs med konkurrerande teknologier och undersöks även från ett kretsperspektiv.
Publiceringsår
2015
Språk
Engelska
Publikation/Tidskrift/Serie
Series of licentiate and doctoral theses
Volym
2015
Fulltext
- Available as PDF - 39 MB
- Download statistics
Dokumenttyp
Doktorsavhandling
Förlag
Electrical and Information Technology, Lund University
Ämne
- Electrical Engineering, Electronic Engineering, Information Engineering
- Nano Technology
Nyckelord
- Modelling
- Circuit
- Simulation
- Ballistic
- Capacitor
- Transistor
- RF
- Band structure
- III-V semiconductor
- InAs
- MOSFET
- Metal-oxide-semiconductor field-effect transistor
- Nanowire
- Amplifier
Status
Published
Projekt
- EIT_WWW Wireless with Wires
Forskningsgrupp
- Nano
Handledare
ISBN/ISSN/Övrigt
- ISSN: 1654-790X
- ISBN: 978-91-7623-384-9
Försvarsdatum
11 september 2015
Försvarstid
10:15
Försvarsplats
Lecture hall E:1406, E-Building, Department of Electrical and Information Technology, Ole Römers väg 3, Lund University Faculty of Engineering, Lund
Opponent
- Sanjeev Manhas (Dr.)