Webbläsaren som du använder stöds inte av denna webbplats. Alla versioner av Internet Explorer stöds inte längre, av oss eller Microsoft (läs mer här: * https://www.microsoft.com/en-us/microsoft-365/windows/end-of-ie-support).

Var god och använd en modern webbläsare för att ta del av denna webbplats, som t.ex. nyaste versioner av Edge, Chrome, Firefox eller Safari osv.

Test Planning for 3D Stacked ICs with Through-Silicon Vias

In English

Författare

Publiceringsår

2011

Språk

Engelska

Dokumenttyp

Konferensbidrag

Ämne

  • Electrical Engineering, Electronic Engineering, Information Engineering

Conference name

Second IEEE International Workshop on Testing Three-Dimensional Stacked Integrated Circuits

Conference date

2011-09-22 - 2011-09-23

Conference place

Anaheim, CA, United States

Status

Published

Forskningsgrupp

  • Digital ASIC