Webbläsaren som du använder stöds inte av denna webbplats. Alla versioner av Internet Explorer stöds inte längre, av oss eller Microsoft (läs mer här: * https://www.microsoft.com/en-us/microsoft-365/windows/end-of-ie-support).

Var god och använd en modern webbläsare för att ta del av denna webbplats, som t.ex. nyaste versioner av Edge, Chrome, Firefox eller Safari osv.

A Reconfigurable Pipelined ADC in 0.18 um CMOS

In English

Författare

  • Martin Andersson
  • Karl Norling
  • Andreas Dreyfert
  • Jiren Yuan

Summary, in English

A reconfigurable pipelined A/D converter has been implemented in a 0.18 mu m RF-CMOS process. The ADC has eight configurations with a top performance of 10 bits resolution at 80 MSPS consuming 94mW. The reconfigurability is achieved by combining the cyclic and pipelined ADC architectures giving it a low level of complexity. In the conventional pipeline mode, the measured SFDR is 69 dBFS and the SNDR is 56.5 dBc for a 1.54 MHz single sinusoid tone input.

Publiceringsår

2005

Språk

Engelska

Sidor

326-329

Publikation/Tidskrift/Serie

2005 Symposium on VLSI Circuits, Digest of Technical Papers

Dokumenttyp

Konferensbidrag

Förlag

IEEE - Institute of Electrical and Electronics Engineers Inc.

Ämne

  • Electrical Engineering, Electronic Engineering, Information Engineering

Conference name

Symposium on VLSI Circuits

Conference date

2005-06-16 - 2005-06-18

Conference place

Kyoto, Japan

Status

Published

ISBN/ISSN/Övrigt

  • ISBN: 4-900784-01-X